Lattice Semiconductor Corporation- CAN标准逻辑

莱迪思半导体公司（Lattice Semiconductor Corporation）总部位于美国俄勒冈州希尔斯伯勒，是低功耗现场可编程门阵列（FPGA）及相关解决方案的领先开发商。公司成立于1983年，最早开创了简单可编程逻辑器件，并逐步发展为小型、节能FPGA的专家。莱迪思主要面向通信、计算、工业、汽车和消费电子等市场的边缘应用。其核心产品系列包括适合移动和物联网设备的iCE40超低功耗FPGA，用于桥接和控制的MachXO通用FPGA，以及CrossLink视频桥接FPGA。Certus-NX和ECP5系列为嵌入式视觉和边缘AI处理提供更高性能。公司还提供Lattice Radiant设计软件套件和面向人工智能的Lattice sensAI等解决方案栈。莱迪思凭借低功耗、小封装尺寸和快速客制化解决方案的领先优势而脱颖而出。随着聚焦快速增长边缘计算市场，莱迪思在中低密度和小型FPGA细分市场占据强势地位。公司在美国纳斯达克上市，股票代码LSCC，服务全球数千家客户。

CAN标准逻辑 - 型号列表

共 3 个型号

制造商零件编号	库存	价格	标准包装数量	工厂包装数量	RoHS	PLL	输入端	输出端	电流比	最大频率	频率范围	振荡器类型	供电电压	分频/倍频	元件数量	输入输出比	最小供电电压	最小输入频率	差分 - 输入:输出	高度	长度	包装方式	安装类型	安装样式	封装形式	包装数量	位数	供应商器件封装	类型	系列	制造商全称	电路数	输出配置	工作温度	抗辐射加固	输出电流	冷却的封装	可编程性	其他规格	标准封装名称	欧盟RoHS	额定电压	供电电流	共模瞬态抗扰度（最小）	宽度	引脚样式	总长度	外壳尺寸-插件	印刷电路板数量	已删除
3 ISPPAC-CLK5410D-01SN64C Phase Locked Loops - PLL 3.3V 10 diff. outputs Zero Delay Programmable PLL Clock Generator Single 40MHz to 400MHz 64-Pin QFN EP IC BUFFER FANOUT 10OUTPUT 64QFNS Clock Drivers & Distribution 3.3V 10 diff. outputs Lattice	22	1: ¥45.22	260	800	RoHS Compliant	Yes with Bypass	HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL	HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL	2:10	400 MHz	12.5 MHz to 400 MHz	Yes/No	3.6 V	Yes/No	1	2:10	3.6	40 MHz	Yes/Yes	0.88 mm	9 mm	Tray	Surface Mount	SMD/SMT	QFN-64	QFN EP	64	64-QFNS (9x9)	Zero Delay Programmable PLL Clock Generator	CLK5410D-01SN	Lattice	1	Surface Mount	+ 85 C	-	-	-	-	-	QFN	Compliant	3	99	Commercial	9	No Lead	9	0.88	64	-
2 ISPPAC-CLK5406D-01SN48I Phase Locked Loops - PLL 3.3V 6 diff. outputs IC CLOCK PROGRAM BUFFER 48QFNS Zero Delay Programmable PLL Clock Generator Single 40MHz to 400MHz 48-Pin QFN-S EP Clock Drivers & Distribution 3.3V 6 diff. outputs Lattice	230	1: ¥39.848	260	1250	RoHS Compliant	Yes with Bypass	HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL	HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL	2:6	400 MHz	12.5 MHz to 400 MHz	Yes/No	3.6 V	Yes/No	1	2:6	3 V	40 MHz	Yes/Yes	0.88 mm	7 mm	Tray	Surface Mount	SMD/SMT	QFN-48	260	48	48-QFNS (7x7)	Zero Delay Programmable PLL Clock Generator	CLK5406D-01SN	Lattice	1	Surface Mount	+ 100 C	No	99 mA	QFN-S EP	Yes	40 MHz	-	-	-	-	-	-	-	-	-	-	-
3 ISPPAC-CLK5410D-01SN64I Phase Locked Loops - PLL 3.3V 10 diff. outputs IC BUFFER FANOUT 10OUTPUT 64QFNS Zero Delay Programmable PLL Clock Generator Single 40MHz to 400MHz 64-Pin QFN EP Clock Drivers & Distribution 3.3V 10 diff. outputs Lattice	180	1: ¥54.40	260	800	RoHS Compliant	Yes with Bypass	HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL	HCSL, HSTL, LVDS, LVPECL, MLVDS, SSTL	2:10	400 MHz	12.5 MHz to 400 MHz	Yes/No	3.6 V	Yes/No	1	2:10	3 V	40 MHz	Yes/Yes	0.88 mm	9 mm	Tray	Surface Mount	SMD/SMT	QFN-64	260	64	64-QFNS (9x9)	Zero Delay Programmable PLL Clock Generator	CLK5410D-01SN	Lattice	1	Surface Mount	+ 100 C	No	99 mA	QFN EP	Yes	40 MHz	-	-	-	-	-	-	-	-	-	-	Compliant

第 1 / 1 页

Lattice Semiconductor Corporation- CAN标准逻辑

CAN标准逻辑 - 型号列表

工厂包装数量

电流比

输入输出比

最小供电电压

长度

封装形式

包装数量

位数

供应商器件封装

系列

工作温度

冷却的封装